FPGA (het Netserie van de Gebieds Programmeerbare Logica) heeft hoge flexibiliteit en is ideaal voor diverse toepassingen zoals slimme netwerkkaarten en telecommunicatienetwerken. AMD (dat vroeger als Xilinx wordt bekend) gaf recentste Versal FPGAs op de zevenentwintigste vrij, wat om worden ontworpen worden gesimuleerd en worden getest alvorens de spaander wordt gebouwd.
Rob Bauer, hogere productsuperieur van de reeks van AMD Versal, wees erop dat door deze FPGAs, de spaanderontwerpers digitale tweelingen of digitale versies van ASICs of SOCs kunnen tot stand brengen die worden voltooid op het punt staan alvorens de spaanders (tapeout) offline gaan, wat ontwerpers helpt software-ontwikkeling verifiëren en beginnen vroeger, enz.
Dit zal slechts moeilijker voor chipmakers als geavanceerde overgang van verpakkingstechnologieën aan 2.5D en 3D spaanderarchitectuur worden, genoteerde Bauer. De spaanderontwerpers doen controle en niet meer software-ontwikkeling voor single-chip apparaten, maar multi-spaanderapparaten.
Dit is ook het plaatsen van AMD van zijn Versal-Premie VP1902. De spaander meet ongeveer 77×77mm, heeft 18,5 miljoen logicaeenheden, tweemaal die van aanstaande VU19P, een specifieke Wapenkern voor de verrichtingen van het controlevliegtuig, en een netwerk aan boord om in het zuiveren bij te wonen.
AMD VP1902 is gepland om steekproeven aan klanten in het derde kwartaal te verstrekken, en zal volledig beschikbaar begin 2024 zijn.
Nochtans, is simuleren van modern Soc met miljarden transistors vrij middel-intensief. AMD zei dat afhankelijk van de grootte en de ingewikkeldheid van de spaander, het veelvoudige rekken en dozens of zelfs honderden FPGAs kan moeten overspannen.
Terwijl nieuwste FPGAs van AMD hoofdzakelijk wordt gericht op chipmakers, zegt AMD de spaanders ook passend voor bedrijven belast met ingebouwde programmatuur ontwikkeling en het testen, IP blok en subsysteemprototyping, randcontrole, en andere proefprocessen zijn.
Zoals voor verenigbaarheid, zal de nieuwe spaander dezelfde onderliggende de software-ontwikkelinguitrusting van Vivado ml zoals FPGA gebruiken. AMD zei het met belangrijke EDA-leveranciers zoals Ritme, Siemens en Synopsys zal werken om steun voor geavanceerdere eigenschappen te verhogen.